Samsung ha anunciado hoy que se está produciendo en masa por primera vez 128 gigabytes de la industria (GB) de memoria ultra rápida embebido basado en el flash Universal Storage tan esperado (UFS) estándar 2.0 para smartphones emblemáticas de próxima generación. La nueva interfaz de memoria integrada UFS 2.0 se dice que es la próxima generación de especificación de almacenamiento de memoria flash JEDEC compatible más avanzado actualmente en el mercado.
A través de "Cola de comandos '; la tecnología que utiliza la memoria UFS a acelera la velocidad de ejecución de comandos en los SSD a través de una interfaz serie ha aumentado significativamente la velocidad de procesamiento de datos en comparación con el estándar eMMC basada en la interfaz paralela de 8 bits. Resultados, memoria Samsung UFS realiza la lectura aleatoria en 2,7 veces más rápido (19.000 operaciones de entrada / salida por segundo (IOPS)) que la memoria integrada más común para la gama alta de smartphones disponibles en la actualidad, el eMMC 5.0.
Además de una disminución del 50 por ciento en el consumo de energía, sino que también ofrece una lectura secuencial y escritura a aumentar hasta niveles SSD con su velocidad de lectura aleatoria 12 veces más rápido que el de una tarjeta de memoria de alta velocidad estándar (que funciona a 1.500 IOPS) , y se espera que mejorará en gran medida el rendimiento del sistema. En cuanto a la escritura aleatoria que tiene una velocidad de 14.000 IOPS que es 28 más rápido que la tarjeta de memoria externa convencional,
Samsung anticipa que UFS apoyará todas las necesidades futuras del mercado los teléfonos de gama alta, mientras que la solución eMMC se mantienen para el mercado medio, los productos de valor.
La versión tres de nuevos UFS del Samsung memoria incorporados son: versiones de 128 GB, 64GB y 32GB. Actualmente, eMMC alineación producen sólo la mitad de ella.
En un intento de proporcionar mayor flexibilidad de diseño a los clientes globales, paquete de memoria UFS incorporado de Samsung, un nuevo Epop solución (paquete en paquete integrado), se pueden apilar directamente en la parte superior de un chip de lógica, teniendo aproximadamente el 50 por ciento menos espacio.
